





□ l'nc lude

MicroPatent® PatSearch FullText: Record 1 of 1

Search scope: USG USA EPA EPB WO JP; Full patent spec.

Years: 1971-2001

Text: Patent/Publication No.: JP62043505

[no drawing available]

NEW Soecial Rates Family Lookup Citation Indicators Download This Patent or Citation Indicators

Go to first matching text

JP62043505 A2 METHOD AND INSTRUMENT FOR DETECTING DEFECT OF PATTERN HITACHI LTD

Inventor(s):MAEDA SHUNJI ;MAKIHIRA HIROSHI ;KUBOTA HITOSHI Application No. 60181738 JP60181738 JP, Filed 19850821,

Abstract: PURPOSE: To enable the automatic inspection and the high speed inspection of a multilayer pattern by correcting a change in the speed of an X-Y stage to detect a specific region on the pattern to be inspected and positioning the pattern with a high accuracy.

CONSTITUTION: The position of an X-Y stage 11 in an X direction is detected by a position detector, which produces a timing signal for every displacement of the stage 11 by a constant distance and the timing signal is supplied to an irradiated light quantity storing type image sensor 17 as a start signal. At this time, though the period of the start signals is changed by the effect of a change in the speed of the X-Y stage, since the period is equal to an incident light quantity storing time of the sensor 17, a gradational image from which the effect of a change in speed is removed by normalizing the output of the sensor 17 by said time is detected in synchronism with the position of stage 11. Thus, a specific pattern on a chip is detected and a timing for taking in the detected pattern into an image memory 21 is controlled. As a result, a chip arrangement error in an X-Y direction is corrected and the gradational image in synchronism with the position of the chip is stored in the image memory 21. Thus, a multilayer pattern is detected with a high accuracy and a visual inspection is automated.

COPYRIGHT: (C)1987, JPO& Japio

Int'l Class: G01B01124;







□ Include

For further information, please contact:

Technical Support | Billing | Sales | General Information

⑬日本国特許庁(JP)

①特許出頭公開

⑩ 公 開 特 許 公 報 (A) 昭62 − 43505

⊕int,Cl,⁴

做別記号

庁内整理番号

母公開 昭和52年(1987)2月25日

G 01 B 11/24

8304-2F

審査請求 未請求 発明の数 2 (全8頁)

69発明の名称

パターン欠陥の検出方法及び装置

②特 顧 昭60-181738

母出 額 昭60(1985)8月21日

砂発明者 前田

俊 二

横浜市戸塚区吉田町292番地 株式会社日立製作所生産技

術研究所內

母兒 明 者 牧 平

坦

横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 術研究所内

100 101 7C

砂発明 者 建二田

仁 志

横浜市戸塚区吉田町292番地 株式会社日立製作所生産技

術研究所内

②出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

②代理人 弁理士 小川 勝男 外1名

94 AA =

1 発明の名称

パターン欠陥の検出方法及び設置

- 2 券許請求の範囲
 - t パターンを一定方向に移動することによって副走査をする一方で、数一定方向と 取交する方向に配されている: 次元操像果子を主走査するととにより、パターンの郵像を検出し比較検査する方法において、

2. 特許請求の範囲窓も項記載のパターン欠陥 の検出方法化おいて、

前配補正した造炭面像は前配換出対象が一定量移動する異に、放移動に要した時間を基準として前配価炭面像を正規化することにより得ることとするバターン欠陥の検出方法。

5 パターンを一定方向に移動させる手段と、 前記一定方向と直交する方向に配置されている1次元数像案子と、

検査対象が一定量移動する母れ前記!次元 機像常子に信号を与える手段と、

前記掛像素子から入力した前記校至対象上の論基しパターンの漫級画像を記録する手段と、

物記載返しパターン上の特定パターンを検出するととによって的記載表面像を記憶する タイミングを制御し、XY両方向の鉄波返し パターン配列製売を補正する手段と、

前記検退しバターンに何期してその疲灸面像を記憶する一方、予め記憶していた検返し

特別紹62-43505 (2)

パターンの復長面像を説み出して、最長面像 の比較を行う手段とを有するパターン矢隔の 使出板壁。

A 等許請求の範囲名を項記載のパターン欠陥 の検出銭費において、

教記信号を与える手段は、他記検査対象が一定量移動するのに要した時間を基準として前記1次元銀像本子の出力を正規化する手段を含むパターン次額の検出数量。

5. 特許請求の範囲第3項記載のパターン欠陥 の検出装置にないて、

対記執返しパターン配列製造を帯正する手 家は、最初の副走査において試験返しパター ンの上階或いは下海を検出するととはより上 下方向の鉄道を算出し、

第2回目以降の副忠・とないて破機返しバターンの左端成いは右端を検出するととにより再出した番地と共に前配記値する手段の書込み続出しを行う手段を含むバターン欠陥の検出数値。

1枚のもSIウェハ1上のチップ2では、サベで同一の四路パターンを存しているので、チップ2内の回路パターンを検査するためには近接した2つのサップ2内の同一箇所2。,2 bを関数鏡で高倍に拡大し、これらの画像を比較しポー数部分を欠陥と判定することができる。

第9図に、従来のLS!ウェハ外観検査集量の一例を示す。LS!ウェハリ上の近接する2ののチェブ2上の対応する点2。、2を照明元3。,5%上に関サンズ4。、4%で高倍に拡大して光電変換器5。,5%上に健なでは気促分に変換し、判定回路6で2つの電気促分に対し、光電変換器5。、5%上に結像の場合には、光電変換器5。、5%上に結像を

5. 英明の戸顧な説明 (発明の利用分野)

本発明は、LS / ウェハなどの半導体来子の多層パメーンの外限を検査する技術に係り、特にメアステージと1 次元イメージセンサを用いてパメーン欠略を検出する方法と該違に使するものである。

(発明の背景)

131などの集被回路は高乗預化と小形化の傾向にある。とのような機能なパメーセを進れるとの生産の中で組むの性強を払っても、パメーンに欠陥が発生するととが多く、納色な性を必要である。初期の検査は、多折の検査を対したが、自然を用いた目標により行かれては、自かでは、次には、大の関係を対した。また、失確をでは、検査を自動化するととが値がて重ないる。

まず、検査対象となるLSIウェハを図画を 使用して説明する。最8図は、LSIウェハの

れた光学像は同一となり、従って光電変換器出力も同一となる。欠降が存在すると、異なった信号となるのでこれらを比較することにより、 欠陥検出が可能となる。そして光電変換器として1次元イメーシセンサを用い、メアステージ フを高速に移動させて破細なパメーン欠消を検 出するものである。

かかる接触に終て多層構造から成るパターンを検査する場合には、当該パターンの2値化では情報並が不足するので優美額像化して比較し、なければたらず、そうなれば光幅変換器5 m , 5 m で検出される2箇所の回路パターンがウェハの正常部で成長関係まで何一であることが要求される。

しかし突厥には、照明光3 c . 5 b の不均一、 九電変換数5 c . 5 b の特性の不均一によって、 彼出されるパターンが何一であっても彼然差が 生じてしまい、上述の禁電により多層パターン 上の歌踊力欠陥を検出することは楽しい困難を 伊り。また2組の元学系は妥也の価格を上昇さ

時間昭62-43505 (3)

71 + 5.

も、またウェハ上近接した領域でも無視できない。

非常に数据をバメーン欠陥を被出するためには、メソステージが一定速度で移動するととが不可欠であるが、メソステージの選及室面は比較する2 チャブ間に疲炎薬を招き、欠陥後出性能を阻害すること、さらに再10 図に示すようなウェハ上のバメーンの値かな配列級益(0.5 mm 程度)もまた強度差を生じさせ彼出の降害となることが本発明を成す過程で判明した。

そでで本種明に於ては、 C C D イメージセンサの如き照射光量者 放形の絵像素子を用いるととでメアステージの速度変動を 補正し、 一方にかいて彼 査対扱 パターン上の特定領域、 例えば スクライブエリアを検出し、 画像メモリに入力する 8 イミングを制御するととによって様返している。

舒速すれば、

1) メアステージのエカ向位置(副遺産方向位

)の向上を図る上で仕扱界があった。 (転期の目的)

本発明の目的は多層パメーンを自動検査する ための毎畳並びに検査方法でもって高速検索を 可能とするものを提供するととにある。

〔発明の観要〕

多層パターンの便数面像の 2 チップ比較を 1 つの元学系を用いて行うためには、 2 チップが正確に対応するように、高精度の位置合せが必要である。 本発明では検査の高速化も目的とするため、検査対象を載置する X Y ステージをステップをリピート形式で位置合せする C とは行わず、一定短波で移動させながら検査を行う。

この際、メアステーツの速度変動があると、 決査対象に最後が生じてしまう。またメアステーツが例えばメ方向に、所定速度以上で移動すればメ方向の両無寸法が大きくなり、逆に小さい。 い 速度で移動すれば数寸法が小さくなるという 不都合が生じる。そして速度変動の影響は、検 変対象パターンが数246間隔の検送しパターンで

- 限)を位置検出器によって検出し、メドステーツがX方向に一定量移物するたびにタイミング信号を発生させ、吸射光量器積形のイメージをンサにスタート信号として与える。との課Xドステージの選度変動の影響を受けてスタート信号の周別が変勢するが、この時間でイメージをといるといるといるという。 恋医実施の影響を安して決済値像をXドステージ位置に同期して検出する構成とする。
- 2) ティブ上の時度パターンを改出したことにより、歯律メモリに検出パターンを取込むタイミングを制御する。この結果、XY方向のティブ配列以表を特正して、ティブ位置に同期した表表面像の面像メモリへの格納を行う構成とする。

〔発明の実施例〕

LSIウェハの多角パターンの外線検査の自動化を選成するためには、既に述べたように。

清剛昭62-43505 (4)

表表面像の2チップ比較を行う必要がある。これは、対象が多層パメーンであるため、2 個化が装しく、強效の3 まで比較する必要があるたと、また、政長面像同志の比較が数距を欠略検出に有利であることによる。

以下、本発明を買り図から買り図を用いて説明する。餌り図にかいてメソステージロ上に就聞されたよう「ウェーのパテーンは照射光像習研形のイメージセンサけに超像レンズ(紹示せず)を介し結像されるものとなっている。 速度指令 8 をモータドライバタに与え、モータ10を

ージャンサリの出力を補正する。補正されたイ メージセンサ出力は面像メモリエに書込むと同 時に既に告込まれていたデータともども比較判 定回路並化送出される。比較利定回路はでは、 これらの首使データを比較し、不一致を欠陥と 判定する。画像メモリはX単類カウンタは及び Y 座様カウンタ16により制御される。 X 座様カ タンタはタイミング信号 Hを計数し、Y 密標オ クンタはクロックを計数するととによって画像 メモリのアドレスを制御する。Y単額カクンチ は、メイミング信号はがくると長で説明する一 足値にセットする。位世ずれ彼出回路がは、チ ,プの配列調差を換出し、位置ずれ葉によりX **盛穣カウンまけ及びΥ座標カウンまけを制御す** ることにより、画像メモリ21には映返しパター ンの対応する部分を同一座僚に配譲する。

次に各部の動作を説明する。

X アステージロのX 方向への移動選及は、 趣想的にはイメージセンサロの内部走発局期で1 国業寸法分だけ谷動する速度であるが、 実験に とライブし、よとステージnをよ方向(劇走査 方向)に走査させる。モータ10の軸に正辞した ロータリエンコーダはでモーチの回転速度を検 出し、モータドライパタにフィードパックする ことによりモータの国転温点を一定に保つ。と のフィードバック役材によりモーメロはある様 度一定遠度で回転しよりとするが、メアステー ジロの移動速度には左か遠度変動が存在する。 X Y ステージョに位置検出器はを取り付け、 X アステージが米方向に一定登谷助するたびに! イミング信号日を発生させる。タイミング倡号 はをイメージセンサけのスタート信号として与 え、イメージセンサをXYステージの移動と同 捌させる。イメージセンナロをクロッタ発生回 貼はて発生したクロックによりその内部でド方 向(主定査方向)に走査させ、ストステージコ のメ方向走空と組み合せて、2次元面食品号を 得る。メイミング信号はは面景関係を嵌むす信 号とする。メイミング信号にの間隔でを蓄鉄時 間カウンタ18で計測し、感度補正回路がでイメ

はその速度は超速速とりずれているのが適常である。Xアステージが低取り付けた位置検出器は対策を図れ示すようにそのスケールが規則正しくまざされてかり、Xアステージの位置をとのスケールにより競み取ってイメージセンのはをのスケールにより競み取ってイメージを駆動するととによって、Xアステージのバターンを等間痛に規則正しくサンブリングするととができる。

特別以62-43505 (5)

信号を得るべくイメージセンサリからの医像信号を入射光量蓄段時間によってその信号レベルを補正する必要があり、普及時間カウンメリと感度特正回路のにより画像信号V·を

1 . Pi

とナる変換を行う。ことでもは定数である。

は(ェ・リ)=(0.α)番地以降にテップ2。
・のバターンがテップの左端が検出されると、
チップ2)のパターンの左端が検出されると、
一切メモリコには(0.αーニド)ると同時に、
一つはメモリとりテップ2。のパターンであると同時に、を
のはメモリとりテップ2。のパターンであるとのであると
の面像データの普込をが行う。
はりのパターンと回路とは
ので、アンツのパターンと回路とに
ので、アンツのパターンとの対象と
ので、アンツのパターンとの対象と
し、不一数を大路と
が定する。

位置ずれ後出籍なによるエッジ検出動作を賞も図に示す。 餌も図(0) において、 例えばテップ上の X_{F1} 、 Y 方向の 所定銀盟 X_{F1} 、 Y 方向の 所定銀盟 X_{F1} 、 Y 方向の 所定銀盟 X_{F1} で X 方向の X_{F1} で X 方向の X_{F1} で X_{F1} の $X_$

ことにより前もって初定してかく。そして、第 2 回走登以降にかいて、『原標カウン』16 はティブ2。についてはある一定領の形式がオフ セットを設け、検出したパターンを画像メモリ まだけオフセットを設けて書込む。オフモントを設けて書込む。オフロンではなってはなってはない。 まだけオフセットを設けて書込む。オフモント のは『方向の配列的差のとりうる範囲を考え、の のと、「Mass として、」のよう。 のは、のの意大位である。これにより、近位のメ モリカに関するに関するにより、近のメ スカップ2。及びように対かって、カ アカウン ののであるがなるである。 のがあるに関するがなるである。 カウン ののであるがなるである。 カウン ののであるがなるである。 カウン ののであるが、カーンが同 アカ地に入る。

なか。頭依メモリロはチップ2 a 皮い仕 2 d のうちイメージセンサ 17 が定変する 微域を配位 するだけの容食があれば十分である。 菌依メモリへの収込みの様子を無 5 図に示す。 同図中、新碧部が両便メモリに考込される部分である。 P 8 はメモリへの考込み併号を、 A 8 はメモリ カちの風出し信号を示す。 即ち菌彼メモリコ K

ッグ位置として検出する。 X 万向のパターンの エッグ位置についても異る図と同様にして検出 することができる。 検出したエッジ位置よりテ ップの配列換送を知ることができる。

X 方向及び Y 方向の配列製芸を補正するためのチップの左及及び上端のパターンの検出は、チップの内部の特定パターンを X Y ステージの空送りによって検出し、設計データとの比較によりチップの左移及び上端の パターン の屋様を 放出するとに 能を挟えることも 可能である。 位置ずれ検出回路 2 は、左海及び上端のパターンの屋様を位置検出端13 が検出すると 2 16 を 16 算する。

かかる構成とすれば、温度変勢のため位置検 出等13のスケールの長さが変動しても、比較する2 テップ間にはスケールの長さ変勢による登 が現われないので、非常に馬精度に比較検査が できる。

〔発明の効果〕

特開昭62-43505 (6)

本発明により、151ウェハの多層パターンを高精度に被出てき、その外段検査を自動化することができる。即ち、27ステージの速度変動、繰返しパターンの配列供達によらず、正確にパターンの最後面像を検出可能であり、過炎面像の2チップ比較により高いスループットで組織能欠陥を検出できる。


4 図面の制単な以前


1 … L S I ウェハ 2 … チップ
11 … X Y ステージ 13 … 位置検出第
15 … X 盛恩カウンタ 16 … Y 盛園カウンタ
17 … イメージセンサ 18 … クロック発生図路
19 … 変度時間カウンタ 22 … 底度積正回路
21 … 画像メモリ 22 … 比較利定回路

ロ…位置ずれ終出回路

代理人并建士 小 川 餅 別

生 | 図





・特別昭62~43505 (フ)

